ค้นหาหนังสือ
หนังสือ
บริจาค
ลงชื่อเข้าใช้
ลงชื่อเข้าใช้
เพื่อเข้าถึงฟีเจอร์เพิ่มเติม
คำแนะนำส่วนตัว
บอท Telegram
ประวัติการดาวน์โหลด
ส่งไปยังอีเมล หรือ Kindle
จัดการรายการในบุ๊กลิสต์
บันทึกในรายการโปรด
ส่วนตัว
คำร้องขอเพิ่มหนังสือ
น่าสนใจ
Z-Recommend
รายชื่อหนังสือ
ได้รับความนิยมมากที่สุด
หมวดหมู่
การมีส่วนร่วม
บริจาค
รายการที่อัพโหลด
Litera Library
บริจาคหนังสือกระดาษ
เพิ่มหนังสือกระดาษ
Search paper books
จุด LITERA Point ของฉัน
ค้นหาคีย์เวิร์ด
Main
ค้นหาคีย์เวิร์ด
search
1
FPGA时序约束与分析
吴厚航
钟
clock
path
delay
延
fpga
析
沿
edge
setup
uncertainty
虚
routed
timing
默
input
衍
芯
period
required
false
slack
destination
get_ports
summary
频
0.000ns
arrival
fdre
锁
output
cnt_reg
pcb
get_pins
command
抖
report
requirement
域
辑
rising
paths
set_output_delay
constraints
拟
000ns
get_clocks
5ns
jitter
skew
ปี:
2022
ภาษา:
chinese
ไฟล์:
PDF, 56.22 MB
แท็กของคุณ:
5.0
/
5.0
chinese, 2022
2
Constraining Designs for Synthesis and Timing Analysis: A Practical Guide to Synopsys Design Constraints (SDC)
Springer-Verlag New York
Sridhar Gangadharan
,
Sanjay Churiwala (auth.)
clock
timing
constraints
path
clocks
delay
specified
edge
input
analysis
paths
output
sdc
setup
period
signal
get_ports
port
command
generated
circuit
flop
specify
synthesis
tools
chip
transition
clk
consider
commands
option
network
latency
specific
false
cycle
capture
check
combinational
create_clock
delays
set_input_delay
tcl
waveform
launch
specification
modes
required
negative
shown
ปี:
2013
ภาษา:
english
ไฟล์:
PDF, 3.27 MB
แท็กของคุณ:
5.0
/
5.0
english, 2013
3
Constraining Designs for Synthesis and Timing Analysis: A Practical Guide to Synopsys Design Constraints (SDC)
Springer-Verlag New York
Sridhar Gangadharan
,
Sanjay Churiwala (auth.)
clock
timing
constraints
path
clocks
delay
specified
edge
input
analysis
paths
output
sdc
setup
period
signal
get_ports
port
command
generated
circuit
flop
specify
synthesis
tools
chip
transition
clk
consider
commands
option
network
latency
specific
false
cycle
capture
check
combinational
create_clock
delays
set_input_delay
tcl
waveform
launch
specification
modes
required
negative
shown
ปี:
2013
ภาษา:
english
ไฟล์:
PDF, 8.58 MB
แท็กของคุณ:
5.0
/
5.0
english, 2013
1
ติดตาม
ลิงก์นี้
หรือค้นหาบอท "@BotFather" บน Telegram
2
ส่งคำสั่ง /newbot
3
ระบุชื่อสำหรับแชทบอทของคุณ
4
เลือกชื่อผู้ใช้สำหรับบอท
5
คัดลอกข้อความล่าสุดทั้งหมดจาก BotFather แล้ววางที่นี่
×
×